基本情報技術者のサンプル問題（本番形式・解説付き）

他の選択肢が誤りである理由

• 「10010（10進数の 18 に相当）」10010は18に相当するが、1011（11）＋0110（6）の和は17であり18ではない。桁上がりの計算に誤りがある。
• 「01101（10進数の 13 に相当）」01101は13に相当するが、11＋6=17であり13とは一致しない。加算でなく別の演算を行った誤り。
• 「11001（10進数の 25 に相当）」11001は25に相当するが、11＋6=17であり25はどの計算手順でも導けない大きすぎる値。

他の選択肢が誤りである理由

• 「0（偽）」NANDはANDの否定なので NAND(1,0)=NOT(1 AND 0)=NOT(0)=1 となり、0にはならない。AND自体を0と混同した誤り。
• 「X の値である 1 と常に等しくなる」NANDはXの値に関係なく両オペランドに依存する。例えばNAND(1,1)=0≠1となるため常にXと等しくなるわけではない。
• 「Y の値である 0 と常に等しくなる」Y=0と常に等しくなるわけではなく、例えばNAND(0,0)=NOT(0)=1≠0となるため誤り。

他の選択肢が誤りである理由

• 「バスの競合により主記憶へのアクセスが遅延する」バスの競合（構造ハザード）は複数の機能ユニットが同一資源にアクセスする際の問題であり、分岐命令に特有の制御ハザードとは別の現象。
• 「キャッシュミスが増加し実効アクセス時間が延びる」キャッシュミスはメモリアクセスのタイミングに関する問題で、分岐命令による先読み命令の無効化（制御ハザード）とは直接関係しない。
• 「レジスタ不足により演算結果が上書きされる」レジスタ不足による演算結果の競合はデータハザードの一形態であり、分岐先が未確定な制御ハザードとは異なる問題。

他の選択肢が誤りである理由

• 「9.50 ns」9.50nsは正しい計算式（0.95×5+0.05×80）からは得られない値で、パラメータを誤って代入した結果と考えられる。
• 「42.5 ns」42.5nsはヒット率を0.5（50%）として計算した場合（0.5×5+0.5×80）に得られる値で、実際のヒット率0.95を無視している。
• 「4.75 ns」4.75nsは0.95×5のキャッシュヒット分のみを計算した値であり、ミス時の主記憶アクセス（0.05×80=4.0ns）が含まれていない。

他の選択肢が誤りである理由

• 「126 台」126は2^7-2=126であり7ビットのホスト部の計算値。クラスCのホスト部は8ビット（2^8-2=254）なので位取りが1ビット少ない誤り。
• 「510 台」510は2^9-2=510であり9ビットのホスト部に相当する値。クラスCのホスト部は8ビットであり9ビットは過剰。
• 「65,534 台」65,534は2^16-2=65,534であり、クラスBのホスト部（16ビット）の計算値。クラスCと混同している。